OpenAI、初の自社AIチップ「Jalapeño」を発表 LLMで設計を加速

初の自社AIチップ「Jalapeño」

OpenAIは8月25日、初の自社AIアクセラレータチップ「Jalapeño」を公表した。4ビット演算で最大13.4ペタフロップス、232ギガバイトの最先端メモリを毎秒15.4テラバイトで接続する。OpenAIが引用したベンチマークによれば、現在依存しているNvidiaのGB300と比べてエンドツーエンドのレイテンシ(プロンプト入力から最後のトークン出力までの時間)を最大3.6倍削減し、そのうえで消費電力も抑えられるという。

ただしこれらはOpenAI側が示した数値であり、同社の推論基盤で広く運用されたときに実効的な利得へつながるかは今後の検証に委ねられる。性能に加えて注目されるのは、このチップがどう設計されたかである。設計工程そのものにOpenAIのLLMが使われており、アーキテクチャの初期構想から最初のシリコンまでは20カ月未満、RTL(チップの論理を定義するレジスタ転送レベルの記述)の初版からテープアウト(設計を製造工程へ渡す段階)までは9カ月しかかかっていない。

Jalapeñoは2,048チップを含むポッド単位での配備を想定して設計されている。現時点で公表されているのは同社が引用したベンチマークの結果であり、独立した第三者による検証は示されていない。実際のサービスでどこまで再現されるかは、OpenAIの推論基盤への配備が進んでから明らかになるとみられる。

設計をどう加速したか

「自動化そのものは何十年も前からチップ設計に存在する」と、米メリーランド大学のAnkur Srivastava氏は述べる。LLMが従来の自動化ツールと異なるのは、言語とコードを理解できる点だ。同氏は、問題が言語の領域にとどまるチップ設計作業にLLMが特に向いていると指摘する。

OpenAIのフロントエンド設計は、Googleで開発されたオープンソースの高レベル合成ツール群XLS(Accelerated Hardware Synthesis)を軸に組み立てられた。高レベル合成とは、通常のプログラミングに近い環境でチップを設計し、自動的にハードウェア記述へ変換する手法である。XLSではDSLX(Rustに着想を得たドメイン固有言語)やC++で記述し、Verilogへ変換する。OpenAIのChris Leary氏は「XLSはある意味でソフトウェアに見えるので、AIの利点をそのまま受けられた」と説明している。

5月にファウンドリから最初のチップが戻ると、チームは社内AIモデルをベンチマーク用ソフトウェアの設計に投入した。DeepSeekのマルチヘッド潜在アテンションのカーネルベンチマークでは、チップの演算性能とメモリ帯域から決まる理論上限に対して0.31%だった性能が、約40時間で88.94%まで上昇した。Ho氏はこの結果が再現可能だとし、ファウンドリの納品から量産立ち上げまでの期間を短縮できると述べている。同氏は「今後のスケジュール前提は、この能力を持っていることを踏まえたものになる」と話した。

Broadcomとの分業と評価

Jalapeñoの設計チームはプロジェクトを通じて平均100人未満で、第2・第3世代の設計を進める現在も約100人規模だという。この人数にはシステム設計からソフトウェア、サプライチェーンまでの幅広い役割が含まれるが、共同でプロジェクトを進めたBroadcomの担当者は含まれない。分担は設計と実装で分かれ、OpenAIが推論アクセラレータ、メモリ階層、ネットワーキングを含むエンドツーエンドのシステム設計を担い、BroadcomがHo氏の言う「ゲート以降の物理設計」を担当した。

専門家の評価は一概に同じではない。エージェント型チップ設計スタートアップVerkor.ioの共同創業者David Chin氏は「示されたスケジュールは十分に信頼できる」としつつ、Broadcomの支援が不可欠だったとみる。「他社がゼロからやるなら不可能だろう」と述べた。同じく共同創業者のRavi Krishna氏は「比較的印象的な結果」としつつ、LLMの能力向上を踏まえれば今始めればさらに短い期間になるだろうと予想する。カリフォルニア大学サンディエゴ校のAndrew Kahng氏は「おそらく現時点で最速水準」と評した。

バックエンドもAIの対象から外れてはいない。Hot Chips 2026でHo氏とLeary氏は、AIが導く物理設計最適化により、行列積ユニットの面積を人間が最適化した基準と比べて10%削減できたと報告した。同じ面積により多くの回路を詰め込めることを意味する。Broadcomは独自のワークフローを使い、OpenAIが設計に使った内部モデルにはアクセスせず、公開されている商用モデルを利用したという。

未確定な点と次世代

Ho氏は、チップ設計向けに微調整した非公開の社内LLMを使ったことも認めているが、具体的なモデルの詳細は明らかにしていない。プロジェクトはOpenAIのo3(2025年4月に一般公開)などの支援で始まり、終盤には2026年9月3日に公開される前のGPT-6 Astraの前身モデルを利用できたという。Leary氏によれば、新しいモデルはXLSによる変換を経ずに直接Verilogを扱え、独自の設計ツールを自ら操作できる段階に近づいている。

ただし両氏は、チップ設計を完全に自動化できるわけではないと明言する。Ho氏は「Codexを使えば誰でも最先端のフロンティアAI/MLアクセラレータを造れる、という話ではない」と述べ、小規模なチームと短い期間で品質に到達するための具体的な手法の話だと位置づけた。次世代の設計では検証や物理設計でAIをさらに導入する余地があるとされ、波形を自動で操作・表示するツールも整備されたという。

現時点で公表されている性能はOpenAIが引用したベンチマークの値であり、実運用での利得は確認されていない。設計に使われた内部モデルが非公開であるため、同じ手法を第三者が再現できるかどうかも明らかではない。Verkor.ioのRavi Krishna氏は、今回の後工程の設計手法はすでに保守的に見えるとし、プロジェクトが2024年10月に始まった時期の産物だと見ている。